研究開發內容
       1、使用Verilog語言開發基于Xilinx XC6SLX9 FPGA平臺的視頻接口邏輯設計。
       2、實現HDMI 1.3 720p 30fps 視頻接收，并轉成BT.656 720p 30fps格式數據輸出或HDMI720p 30fps信號輸出。
       3、實現FPD 720p 30fps 視頻接收，并轉成BT.656 720p 30fps格式數據輸出或HDMI720p 30fps信號輸出。
       4、實現RGB888 1440x960 30fps 視頻接收，并轉成BT.1120 1440x960 30fps格式數據輸出。
       5、實現AVM對HDMI輸入、FPD信號輸入的二選一輸出，二選一的輸出可切換成HDMI或BT.656 720p 30fps輸出。
       本項目使用HDMI協議轉換，若使用FPGA實現，非IPcore的情況下，需要消耗較多的邏輯資源，目前的s6不能滿足需求，升級FPGA規格會增加較高的成本，因此考慮FPGA+HDMI 接收IC的方案實現。

型號	成本（參考）	性能評估
ADV7610	30.00	傳輸差分信號(TMDS)時鐘頻率：165 MHz
DS16EV5110ASQ	25.00	傳輸差分信號(TMDS)時鐘頻率：250 MHz